Präsentiert von: Michael Griesi In einer perfekten Welt sollte das Löten eines Präzisions-HF-Steckverbinders mit hoher Bandbreite auf eine optimierte Leiterplatte ein Kinderspiel sein. In der Realität können die Ergebnisse von vollkommen akzeptabel bis hin zu stark verminderter elektrischer Leistung oder katastrophalen Ausfällen reichen. Die Identifizierung und Behebung der Ursachen kann bei versteckten Lötstellen und begrenzten Leiterbahnlängen eine Herausforderung darstellen. In diesem gEEk® spEEk-Webinar wird Herr Griesi die Nebeneffekte von Standard-Löt-Reflow-Prozessen auf PCB-montierte HF-Steckverbinder detailliert erläutern und Techniken zur Kontrolle und Vorhersage von unerwünschtem Lotfluss anbieten. Weitere Tipps und Tricks zur anwendungsspezifisch optimierten Korrelation von simulierten und gemessenen Daten werden ebenfalls vorgestellt.